تحلیل و بهینه سازی حلقه قفل فاز در فناوری cmos

در این پایان نامه مسائلی که در مورد تحلیل pll وجود دارند بررسی شده و روش هایی برای تحلیل دقیق تر آن ارائه میشود. در تحلیل رفتار pll مدار آشکارساز فاز نقش بسیار مهمی دارد و برای پیش بینی درست رفتار pll نیاز به یک مدل دقیق برای آشکارساز فاز می باشد. در بسیاری از مراجع، آشکارساز فاز به صورت یک منبع ولتاژ وابسته مدل می شود اما از آنجا که پیاده سازی عملی آشکارساز با ترانزیستور انجام می شود، منبع ولتاژ آرمانی (بدون مقاومت درونی منبع) مدل مناسبی برای آشکارساز نیست و باید آن را با یک منبع جریان وابسته مدل کرد. همچنین در هیچ یک از مدارات ارائه شده و مراجع، تعریف کامل و رسایی از s-curve ارائه نشده است. در بعضی از مقالات ارائه شده میانگین خروجی pfd را بر حسب اختلاف فاز به عنوان s-curve در نظر می گیرند و در برخی دیگر تاثیر پمپ بار را نیز در نظر می گیرند. تحلیل دقیقی با در نظر گرفتن تاخیرهای گوناگون و همچنین رفتارهای غیر خطی pfd ارائه می شود. تعدادی از مدارهای آشکارساز فاز-فرکانس معرفی شده و معایب و مزایای آنها بررسی می شود و سه مدار آشکارساز فاز-فرکانس جدید نیز معرفی خواهند شد. مشکل غیر همزمان بودن سیگنال های charge up و charge dn در پمپ بار بررسی می شود و دو راهکار برای حل این مشکل ارائه می گردد. در نهایت مدارهای تقسیم کننده فرکانس بررسی خواهند شد و برتری های مدارات آنالوگ نسبت به مدارات منطقی برشمرده می شوند. همچنین دو مدار به عنوان تقسیم کننده فرکانسی آنالوگ که عمل تقسیم به اعداد فرد را انجام می دهند ارائه می شود.